# BEST AVAILABLE COPY

## INPUT DISCRIMINATION CIRCUIT

Patent number:

JP8321747

**Publication date:** 

1996-12-03

Inventor:

MIYAMOTO MASAYUKI; IIZUKA KUNIHIKO; FUJIO

MITSUHIKO: MATSUI HIROFUMI

**Applicant:** 

SHARP CORP

Classification:

- international:

H03K3/353; H03K3/0233; H03K17/00; H03K17/30

- european:

Application number: JP19950125372 19950524


Priority number(s):

#### Abstract of JP8321747

PURPOSE: To accurately discriminate the maximum value or the minimum value with simple configuration from many analog inputs by setting each prescribed parameter to satisfy a

specific relational equation.

CONSTITUTION: A detection section 31 compares each input voltage Vij with a reference voltage and a feedback current generating circuit 32 outputs a feedback current IF to decide a range for discrimination corresponding to an output voltage VOj of the detection section 31. Then a transistor(TR) Q10 in pairs with a TR Q7 deciding a feedback current and ensuring a bias current 16 even with a small input voltage is provided in common to each basic circuit Cj. A ratio of gate width/gate length of TRs Q9, Q8 is selected to be r(9, 8), a ratio of gate width/gate length of TRs Q10, Q7 is selected to be r(10, 7) and let a current flowing to the TR Q5(Q6) be 15 (16) The parameters above are selected to satisfy an equation of 5r(9, 8).16.[2/(2+(10,7)]>15. Then a discrimination range is shifted regardless of number of channels.



Also published as:

EP0744624 (A2) EP0744624 (A2)

US5703503 (A1) EP0744624 (A3)

EP0744624 (B1)

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-321747

(43)公開日 平成8年(1996)12月3日


(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	FΙ			1	技術表示箇所
H03K 3/3	353		H 0 3 K	3/353		Α	
3/0	)233	9184-5K	1	17/00 17/30		R K	
17/0	00	9184-5K	1				
17/3	30			3/023	:	D	
			審査請求	未請求	請求項の数 2	OL	(全 14 頁)
(21)出願番号	特願平7-125372		(71)出願人	000005049			
				シャープ	株式会社		
(22)出願日	平成7年(1995)5	平成7年(1995)5月24日		大阪府大	阪市阿倍野区:	長池町2	2番22号
			(72)発明者	宮本 雅	之		
				大阪府大	阪市阿倍野区:	長池町2	2番22号 シ
					式会社内		
			(72)発明者	飯塚 邦	彦		
					阪市阿倍野区:	長池町2	2番22号 シ
					式会社内		
			(72)発明者				
					阪市阿倍野区:	長池町2	2番22号 シ
			<b>4-13 / 15-4-1</b>		式会社内		
			(74)代理人	并埋士	原 課三	_	
						£	<b>設終頁に続く</b>

#### (54) 【発明の名称】 入力判定回路

#### (57)【要約】

【構成】 複数チャネルのアナログ入力信号をデジタル変換して演算処理によって大小判定を行うのではなく、構成を簡略化することができるアナログ回路で判定を行うようにした最大入力検出回路21において、各入力電圧Vijを基準電圧と比較する検出部31と、その出力電圧Vojに対応して判定のためのレンジを決定するフィードバック電流IFを出力するフィードバック電流発生回路32とを設けるとともに、そのフィードバック電流量を決定する第7のトランジスタQ7と対を成し、入力電圧が小さいときにおいてもバイアス電流I6を確保しておくための第10のトランジスタQ10を各基本回路Cjに共通に設ける。

【効果】 全入力チャネル数nに対して最大レベルおよびそのレベル付近の入力チャネル数kが比較的に小さいときにも、トランジスタQ7によって発生されるフィードバック電流量を前記基準電圧を変化させるための充分な値とすることができる。



1

#### 【特許請求の範囲】

【請求項1】入力電圧に対応して定められる基準電圧に 対する入力電圧の差に対応した電流を通過させる第1の トランジスタと、前記第1のトランジスタと一方の電源 ラインとの間に介在される第2のトランジスタと、前記 一方の電源ラインに接続され、第2のトランジスタと対 を成してカレントミラー回路を構成する第3のトランジ スタと、前記第3のトランジスタと他方の電源ラインと の間に介在され、予め定める電流を通過させる第4のト ランジスタと、前記第1のトランジスタと他方の電源ラ 10 インとの間に介在され、予め定める電流を通過させる第 5のトランジスタとを含む複数の基本回路が、前記第1 のトランジスタと第5のトランジスタとの接続点が同電 位となるように相互に並列に接続されて構成され、第3 のトランジスタと第4のトランジスタとの接続点から出 力される各基本回路からの出力によって、各基本回路へ の入力のうち、いずれの入力が最も大きいか、または最 も小さいかを判定するようにした入力判定回路におい て、

前記各基本回路は、他方の電源ラインに接続され、予め 20 【0004 定める電流を通過させる第6のトランジスタと、前記第 に対応した 6のトランジスタに接続され、該第6のトランジスタの に対応した 端子電圧に対する前記出力の差に対応した電流を通過さ 【0005 せる第7のトランジスタと、前記第7のトランジスタと 体)から成 備えて構成 タと、一方の電源ラインに接続され、前記第8のトランジスタと対を成してカレントミラー回路を構成し、前記 ンジスタと対を成してカレントミラー回路を構成し、前記 ローンジスタと第5のトランジスタとの接続点に 前記基準電圧を変化させるためのフィードバック電流を 2のソース 4000 を 電流発生回路を有し、 【0006

さらに前記一方の電源ラインと各基本回路の第6のトランジスタとの間に共通に介在され、第6のトランジスタに、該第6のトランジスタの端子電圧に対応した電流をパイパスして通過させる第10のトランジスタを備え、前記第9のトランジスタと第8のトランジスタとのゲート幅/ゲート長の比をr(9,8)とし、前記第10のトランジスタと第7のトランジスタとのゲート幅/ゲート長の比をr(10,7)とし、第5および第6のトランジスタを流れる電流をそれぞれ15、16とするとき、

r(9,8)・I6・{2/(2+r(10,7))}>I5 を満足するように、前記各パラメータI5,I6,r (9,8),r(10,7)を設定することを特徴とする入力判定 回路。

【請求項2】前記各基本回路の後段に、前記第1~第5のトランジスタから成る判定回路をそれぞれ設け、該判定回路は基本回路の出力をレベル弁別して出力することを特徴とする請求項1記載の入力判定回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、多数チャネルのアナロ グ入力信号から、最大値または最小値であるチャネルを

判定するための入力判定回路に関する。

[0002]

【従来の技術】従来から、多数チャネルのアナログ入力信号からの最大値または最小値であるチャネルの判定は、入力された各アナログ信号をデジタル変換し、得られたデジタルデータを演算処理することによって行われている。したがって、判定すべき入力チャネル数が増加すると、演算量は飛躍的に増加し、演算処理装置に高い処理能力が要求され、回路構成が複雑になり、また電力消費も増大する。

2

【0003】このような不具合を解決するために、入力された複数チャネルのアナログ入力電圧から、最大値となる入力チャネルを判定するようにした従来技術が、たとえば McGraw-Hill出版、Ismail、Fiez編、Analog VSL I: Signal and InformationProcessingのp100、Figure 3.31 に示されている。この従来技術による最大入力検出回路1の電気回路図を図4に示す。

20 【0004】この最大入力検出回路1では、複数j (j = 1, 2, …, n) チャネルの入力電圧Vijに個別的に対応した基本回路c1~cnが設けられている。

【0005】基本回路c1は、MOS(金属酸化膜半導体)から成る5つの電界効果トランジスタq1~q5を備えて構成されている。前記入力電圧Vi1は、N型のトランジスタq1のゲートに入力されており、このトランジスタq1のドレインはP型のトランジスタq2のドレインおよびゲートに接続されている。トランジスタq2のソースはハイレベルVddの電源ライン2に接続されている。

【0006】 このトランジスタ q 2 に対応して、同様の P型のトランジスタ q 3 が設けられており、これらトランジスタ q 2, q 3 はカレントミラー回路を構成する。トランジスタ q 3 のゲートは前記トランジスタ q 2 のゲートとともにトランジスタ q 1 のドレインに接続されており、またソースは前記電源ライン 2 に接続され、ドレインはN型のトランジスタ q 4 のドレインに接続されている。トランジスタ q 4 のゲートには予め定める基準電圧 V b 2 が印加されており、またソースは接地レベルの電源ライン 3 に接続されている。これらトランジスタ q 3, q 4 の 4 の インピーダンスに応じた出力電圧 V o 1 が出力される。

【0007】また、前記トランジスタq1のソースはN型のトランジスタq5のドレインに接続されており、このトランジスタq5のソースは前記電源ライン3に接続され、ゲートには予め定める基準電圧Vb1が印加されている。各トランジスタ $q1\sim q5$ は、飽和領域で動作する。

50 【0008】残余の基本回路 c2~cnも、前記基本回

路 c 1 と同様に構成されており、各基本回路 c 1~c n におけるトランジスタ q 1 と q 5 との接続点 5 は、接線 cm1によって相互に同電位に保たれている。

【0009】上述のように構成された各基本回路cjに おいて、トランジスタQ1を流れる電流をI1とすると き、この電流 I 1 と出力電圧 V o J との関係は図 5 で示 されるようになる。

【0010】すなわち、出力電圧Vojは、電流 I1が 電流 I a以下であるときには V d d / 3以下のローレベ ルとなり、前記電流 I a より大きく電流 I b 未満である 10 ときには前記電流 I 1 に対応して V d d / 3~2・V d d/3の範囲で変化し、電流 I b以上であるときには2 ·Vdd/3以上のハイレベルとなる。

【0011】前記電流Ia,Ibは、前記基準電圧Vb 2によって定められるトランジスタ q 4を流れる参照用 のパイアス電流を I 4とし、トランジスタ q 2とトラン ジスタ q 3 とのゲート幅/ゲート長(W/L)の比を r (2, 3)とするとき、それぞれ $r(2, 3) \cdot I4 - \Delta Ia$  $r(2, 3) \cdot I 4 + \Delta I b で表すことができる。$ 

【0012】 したがって、各基本回路 c j にそれぞれ入 20 力電圧Vijを印加し、電流I1k≥IbかつI1j≤ Ia(j≠k)となる各入力電圧Vijに対応した出力 電圧は、Vok=ハイレベルかつVoj=ローレベルと なる。こうして、複数の入力電圧Vijのうち、唯一の 最大値となる入力電圧Vikが検出されることになる。

【0013】しかしながら、上述のような最大入力検出 回路1では、図6 (a) において参照符 I 01, I 0 2, I03で示すように、電流 I1が電流 Ib以上で複 数得られるときには、それらの電流 I 0 1, I 0 2, I 03に対して、出力電圧Vojはすべてハイレベルとな 30 ってしまい、大小判定を行うことができなくなってしま う。すなわち、該最大入力検出回路1における判定レン ジが有効に使用されず、分解能に劣るという問題があ る。

【0014】したがって、図6(b)において参照符I 01a, I02a, I03aで示すように、電流I1の レベルを低レベル側にシフトして前記判定レンジを有効 に活用することが考えられる。このような考え方を用い る他の従来技術は、J. Choi and B. J. Shue, A High-Prec ision VLSI Winner-Take-All Circuit for Self-Organ aizing Neural Networks, IEEE Journal of Solid-Stat e Circuits, Vol. 28, No. 5, pp. 576-584, May 1993に示 されている。この従来技術による最大入力検出回路11 の電気回路図を図7で示す。図7において、前記図6に 類似し、対応する部分には、同一の参照符を付してその 説明を省略する。

【0015】この最大入力検出回路11では、各基本回 路cajには、それぞれトランジスタq6~q10から 成るフィードパック電流発生回路12が設けられてい

統点4からの出力電圧Vojは、N型のトランジスタq 7のゲートに入力されており、このトランジスタ g 7の ソースは、N型のトランジスタ q 6を介して前記電源ラ イン3に接続されるとともに、接線cm2によって各基 本回路caj間で相互に同電位に保持される。トランジ スタ q 6 のゲートには予め定める基準電圧 V b 3 が印加 されており、したがって、各基本回路caiのトランジ スタ q 6 を流れるパイアス電流 I 6 は、前記基準電圧 V b3によって規定されている。

【0016】前記トランジスタq7のドレインは、P型 のトランジスタ q 8を介して電源ライン 2 に接続されて いる。このトランジスタq8と対を成すトランジスタq 9が設けられており、これらトランジスタ q 8, q 9は カレントミラー回路を構成し、トランジスタ q 9 は前記 トランジスタ q 7 に流れる電流に対応する電流を、フィ ードバック電流 I Fとして、前記接続点5に正帰還す

【0017】また、前記トランジスタq7と対を成すN 型のトランジスタ q 1 0 が設けられており、該トランジ スタ q 10 のゲートおよびドレインは前記電源ライン2 に接続され、ソースはトランジスタq7のソースととも に前配トランジスタ q 6 のドレインに接続されている。 各トランジスタ q 6~ q 10は、飽和領域で動作する。 【0018】したがって、各基本回路 cajにおいて、

前記出力電圧Vojが接線cm2の電圧にMOSFET の導通に要する閾値電圧Vthを加算した電圧よりも高 くなる程、前記接続点5にフィードパック電流IFが正 帰還されることになり、トランジスタ q 1 を流れる電流 I1、すなわちトランジスタ q3を流れる電流 I3が減 少する。これによって、前記出力電圧VoJが接線cm 2の電圧に閾値電圧Vthを加算した電圧よりも低くな ると、トランジスタg7はOFFとなって、トランジス タ q 6 の前記パイアス電流 I 6 はトランジスタ q 1 0 か らすべて供給されることになる。このような動作が、入 力電圧Vijの小さいチャネルの基本回路から行われ、 前記判定レンジが最大入力付近にシフトして、最終的に 最大入力の基本回路のみが出力電圧Vojにハイレベル を出力することになる。

[0019]

【発明が解決しようとする課題】上述のような最大入力 検出回路 1 1 では、出力電圧 V o 」 がハイレベルとなる べきチャネル数をk(≥2)とすると、前記チャネル数 kが小さいとき、すなわちたとえば2つの入力電圧だけ がハイレベルの出力電圧を得ることができる値であり、 残余の多数の入力電圧がローレベルの出力電圧となるベ き値であるときには、充分なフィードパック電流を得る ことができない。したがって、前記判定レンジを、前記 図6 (b) で示すように、前記2つのチャネルの入力電 圧に対応した電流値付近にシフトさせることができず、 る。フィードバック電流発生回路12において、前記接 50 この2つの入力電圧に対して大小判定ができないという

問題がある。

【0020】以下に、フィードバック電流が不足する理\*

5

 $I = K \cdot (W/L) \cdot (V g s - V t h)^2$ 

で表される。ただし、Kは、MOSFETの物性によっ て決定される比例定数である。またW/Lは、ゲート幅 とゲート長との比であり、大きくなる程、電流通過量が 多くなる。Vgsは、ゲート-ソース間電圧であり、V t h は導通に要する閾値電圧である。

【0021】ここで、全入力チャネル数nのうち最大値 およびその付近となる入力チャネル数を前記kとし、残※10

 $I F = r (9, 8) \cdot n \cdot I 6 \{ k / (k + r (10, 7) \cdot n) \}$ 

を超えることはない。ただし、r(9,8)はカレントミラ 一回路を構成するトランジスタ q 9 と q 8 との前記ゲー ト幅/ゲート長の比であり、r(10,7)はトランジスタ q 10とq7とのゲート幅/ゲート長の比である。

【0022】これに対して、相互にほぼレベルの等しい k個の入力を分離するにあたって、前記トランジスタQ 1を流れる電流 I 1は、基準電圧である該トランジスタ q1のソース電圧に対する入力電圧Vijの差に対応し★

 $IFa = (n-k) \cdot I5$ 

が必要となる。

【0023】前記フィードバック電流IFとIFaとを 比較すると、出力電圧Vojがハイレベルとなるチャネ ル数kを一定値として、全入力チャネル数nに対するオ ーダを考えると、すなわちn=∞としたとき、フィード バック電流IFは定数となるのに対して、フィードバッ ク電流IFaは発散してしまう。したがって、各パラメ ータr(9,8), r(10,7), I5, I6をいかなる値とし ても、全入力チャネル数nが多くなる程、実際のフィー ドバック電流 I Fは要求されるフィードバック電流 I F 30 aを満たすことができない。

【0024】したがって、最大値付近のチャネル数kが 小さく、全入力チャネル数nが大きい場合には、前述の ように判定レンジをシフトさせることができず、分解能 が低下してしまうという問題がある。

【0025】このような問題を解決するためには、n= 1におけるトランジスタ q 10の電流容量に対して、n >1の場合には前記電流容量を1/nとする方法が考え られる。しかしながら、n=16,32,64,…のよ 全入力チャネル数に合わせて電極面積やパターン幅など を個別に設計する必要があり、汎用性に欠けるという問 題がある。また、全入力チャネル数が多くなると、前記 電極面積やパターン幅などが微小になり、既存の設計ル ールで対応できないという問題もある。

【0026】本発明の目的は、多数のアナログ入力から アナログ/デジタル変換器を用いることのない簡便な構 成で、最大値または最小値を正確に判定することができ る入力判定回路を提供することである。

[0027]

\*由を詳述する。MOSFETの飽和領域での電流Iの基 本式は、

... (1)

※余のn-k個の入力チャネルは入出力ともローレベルの 0 Vとするとき、接続点5にフィードパックされるフィ ードバック電流IFは、前記基準電圧Vb3によって定 められるトランジスタQ6を流れるパイアス電流I6の 総和n・I6を、出力電圧Vojがハイレベルであるk 個のトランジスタq7と、n個のトランジスタq10と で分流した値の r (9, 8) 倍、したがって、

★ており、したがって入力電圧Vijが最大値およびその 付近であり、出力電圧Vojがハイレベルとなる前記k チャネル分は、該トランジスタ q 1 からトランジスタ q 5へ必要となるパイアス電流 I 5を充分に供給すること ができる。しかしながら出力電圧Vojがローレベルと なるn-kチャネル分のパイアス電流I5が不足し、フ ィードバック電流IFaとして、

... (3)

【課題を解決するための手段】請求項1の発明に係る入 力判定回路は、入力電圧に対応して定められる基準電圧 に対する入力電圧の差に対応した電流を通過させる第1 のトランジスタと、前記第1のトランジスタと一方の電 源ラインとの間に介在される第2のトランジスタと、前 記一方の電源ラインに接続され、第2のトランジスタと 対を成してカレントミラー回路を構成する第3のトラン ジスタと、前記第3のトランジスタと他方の電源ライン との間に介在され、予め定める電流を通過させる第4の トランジスタと、前記第1のトランジスタと他方の電源 ラインとの間に介在され、予め定める電流を通過させる 第5のトランジスタとを含む複数の基本回路が、前記第 1のトランジスタと第5のトランジスタとの接続点が同 電位となるように相互に並列に接続されて構成され、第 3のトランジスタと第4のトランジスタとの接続点から 出力される各基本回路からの出力によって、各基本回路 への入力のうち、いずれの入力が最も大きいか、または 最も小さいかを判定するようにした入力判定回路におい て、前記各基本回路は、他方の電源ラインに接続され、 うに種々の全入力チャネル数に対応するためには、その 40 予め定める電流を通過させる第6のトランジスタと、前 記第6のトランジスタに接続され、該第6のトランジス 夕の端子電圧に対する前記出力の差に対応した電流を通 過させる第7のトランジスタと、前記第7のトランジス タと一方の電源ラインとの間に介在される第8のトラン ジスタと、一方の電源ラインに接続され、前記第8のト ランジスタと対を成してカレントミラー回路を構成し、 前記第1のトランジスタと第5のトランジスタとの接続 点に前記基準電圧を変化させるためのフィードバック電 流を供給する第9のトランジスタとを備えるフィードバ 50 ック電流発生回路を有し、さらに前記一方の電源ライン

-398-

と各基本回路の第6のトランジスタとの間に共通に介在 され、第6のトランジスタに、該第6のトランジスタの 端子電圧に対応した電流をパイパスして通過させる第1 0のトランジスタを備え、前配第9のトランジスタと第 8のトランジスタとのゲート幅/ゲート長の比を r (9, 8)とし、前記第10のトランジスタと第7とのトランジ スタのゲート幅/ゲート長の比を r (10,7)とし、第5 お よび第6のトランジスタを流れる電流をそれぞれ I5, I6とするとき、r(9,8)・I6・{2/(2+r(10, 7)) } > I 5 を満足するように、前記各パラメータ I 5, I 6, r (9, 8), r (10,7)を設定することを特徴と する。

【0028】また、請求項2の発明に係る入力判定回路 は、前記各基本回路の後段に、前記第1~第5のトラン ジスタから成る判定回路をそれぞれ設け、該判定回路は 基本回路の出力をレベル弁別して出力することを特徴と する。

#### [0029]

【作用】請求項1の発明に従えば、多数チャネルのアナ ログ入力信号から、アナログ/デジタル変換器を用いる 20 ことのない簡便な構成で、最大値または最小値であるチ ャネルを直接判定するようにした入力判定回路におい て、各入力毎に個別的に対応して設けられ、入力電圧 と、該入力電圧に対応して定められる基準電圧とを比較 する基本回路に、入力電圧に対応して前記基準電圧を変 化し、該基本回路の判定レンジをシフトするためのフィ ードバック電流発生回路を設けておく。

【0030】すなわち、各基本回路は、図1で示すよう に、一対の電源ライン間に、第2、第1および第5のト ランジスタから成る直列回路と、第3および第4のトラ 30 ンジスタから成る直列回路とが介在されて構成されてい る。たとえば、該入力判定回路が最大値検出のための回 路であるときには、一方の電源ライン、すなわち第2お よび第3のトランジスタ側の電源ラインはハイレベルと なり、したがって第5および第4のトランジスタ側の電 源ラインはローレベルとなる。またこのとき、第2およ び第3のトランジスタはP型のたとえばMOSFETで あり、第1、第4および第5のトランジスタはN型のM OSFETである。

【0031】入力電圧は第1のトランジスタに入力され 40 ており、この第1のトランジスタはソースに印加される 基準電圧と入力電圧との差、すなわちゲートーソース間 の電位差に対応した電流を通過させる。この第1のトラ ンジスタと他方の電源ラインとの間に介在される第5の トランジスタには、予め定める基準電圧が印加されて、 該第5のトランジスタは予め定める電流を通過させるよ うになっている。

【0032】また、前記第1のトランジスタと一方の電 源ラインとの間に介在される第2のトランジスタは第3

しており、したがって前配第1のトランジスタに流れる 電流に対応した電流が第3のトランジスタに流れる。こ の第3のトランジスタの出力端と他方の電源ラインとの 間には第4のトランジスタが介在されており、この第4 のトランジスタは、前配第5のトランジスタと同様に、 予め定める基準電圧が印加されて予め定める電流を通過 させるように構成されている。

【0033】このような各基本回路が、前記第1のトラ ンジスタと第5のトランジスタとの接続点が相互に接続 10 されて同電位とされて並列接続されている。したがっ て、第3および第4のトランジスタの接続点から出力さ れる各基本回路の出力は、入力電圧が高くなって第1の トランジスタを流れる電流、すなわち第3のトランジス タを流れる電流が大きくなってゆく程、第4のトランジ スタに比べて該第3のトランジスタ側のインピーダンス が小さくなって、高くなってゆく。こうして各基本回路 では、同電位の基準電圧に対して、入力電圧の比較的高 いチャネルの出力電圧がハイレベルとなるように構成さ れている。

【0034】このような基本回路の構成に、本発明では 第6~第9のトランジスタから成るフィードパック電流 発生回路が設けられている。すなわち、前記第1および 第5のトランジスタと同様に、他方の電源ラインに対し て予め定める電流を通過させる第6のトランジスタが接 続され、その第6のトランジスタに第7のトランジスタ から、該第6のトランジスタの端子電圧と前記基本回路 の出力電圧との差に対応した電流が入力される。前記第 7のトランジスタを流れる電流に対応した電流が、該第 7のトランジスタと一方の電源ラインとの間に介在され る第8のトランジスタおよび該第8のトランジスタとカ レントミラー回路を構成する第9のトランジスタによっ て、前記第1のトランジスタと第5のトランジスタとの 接続点、すなわち第1のトランジスタに前記基準電圧を 与えるべき点へフィードパックされる。

【0035】したがって、第1のトランジスタへの入力 電圧が高くなると、第3および第4のトランジスタの接 続点から出力される出力電圧が高くなり、これに伴って フィードパック電流が増大し、第1のトランジスタを流 れる電流と、第5のトランジスタを流れる予め定める電 流との比に対応して、前記基準電圧が上昇する。これに よって、該第1のトランジスタを流れる電流が減少し、 前記基準電圧に対する入力電圧の大小判定のための判定 レンジが該入力電圧の高レベル側にシフトすることにな る。こうして、複数の入力から最大値または最小値を正 確に判定することが可能となる。

【0036】本発明では、さらにこのような構成に加え て、一方の電源ラインと各基本回路の第6のトランジス タとの間に、共通に第10のトランジスタを設けてお き、この第10のトランジスタによって、予め規定され のトランジスタと対を成してカレントミラー回路を構成 50 ている第6のトランジスタを流れるべき電流を、入力電 圧の小さいときには前配第7のトランジスタをパイパスして一方の電源ラインから供給する。ただし、この第10のトランジスタと前配第7のトランジスタとのゲート幅/ゲート長の比をr(10,7)とし、前配第9のトランジスタと第8のトランジスタとのゲート幅/ゲート長の比をr(9,8)とし、第5および第6のトランジスタを流れる電流をそれぞれI5,I6とするとき、

r(9, 8)・I6・{2/(2+r(10,7))}>I5 を満足するように、各パラメータI5, I6, r(9, 8), r(10,7)の設定を行う。

【0037】したがって、上式から、前記フィードバック電流の基になる電流 I 6 は、前記基準電圧を発生するために必要となる電流 I 5 を充分に満足することになり、該入力判定回路が最大値検出回路であるときには最大値およびその付近のレベルの入力チャネル数が全入力チャネル数に比べて比較的小さいとき、または該入力判定回路が最小値検出回路であるときには最小値およびその付近のレベルの入力チャネル数が全入力チャネル数よりも比較的に小さいときにも、充分なフィードバック電流を発生して判定レンジのシフトを実現し、高い分解能20で正確な最大値または最小値の判定を可能とすることができる。

【0038】また、請求項2の発明に従えば、前記フィードバック電流発生回路を備える各基本回路の後段に、前記第1~第5のトランジスタから成る、すなわち該基本回路にフィードバック電流発生回路が設けられていない構成で実現される回路が、判定回路としてそれぞれ設けられている。

【0039】したがって、最大値判定すべき出力または 最小値判定すべき出力が多数存在しても、それらの出力 30 電圧が出力チャネル数に対応して分圧されてしまうよう なことはなく、一方レベルまたは他方レベルの出力電圧 を正確に出力することが可能となる。

[0040]

【実施例】本発明の一実施例について、図1に基づいて 説明すれば、以下のとおりである。

【0041】図1は、本発明の一実施例の最大入力検出回路21の電気回路図である。この最大入力検出回路21は、複数j(j=1,2,…,n)チャネルのアナログ入力電圧Vijに個別的に対応した基本回路C1~C 40 nを備えている。

【0042】基本回路C1は、MOSから成る5つの電界効果トランジスタQ1~Q5を有する検出部31と、4つの電界効果トランジスタQ6~Q9を有するフィードパック電流発生回路32とを備えて構成されている。前記検出部31において、前記入力電圧Vi1はN型のトランジスタQ1のゲートに入力されており、このトランジスタQ1のドレインはP型のトランジスタQ2のドレインおよびゲートに接続されている。

【0043】トランジスタQ2のソースは、ハイレベル 50 接続されている。各トランジスタQ1~Q10は、飽和

Vddである一方の電源ライン22に接続されている。このトランジスタQ2に対応して、同様のP型のトランジスタQ3が設けられており、これらトランジスタQ2、Q3はカレントミラー回路を構成する。トランジスタQ3のゲートは前記トランジスタQ2のゲートとともにトランジスタQ1のドレインに接続されており、またソースは前記電源ライン22に接続され、ドレインはN型のトランジスタQ4のドレインに接続されている。

10

【0044】トランジスタQ4のゲートには予め定める 10 基準電圧Vb2が印加されており、またソースは接地レベルである他方の電源ライン23に接続されている。これらトランジスタQ3,Q4の接続点24からは、該トランジスタQ3,Q4のインピーダンスに応じた出力電圧Vo1が出力される。また、前記トランジスタQ1のソースはN型のトランジスタQ5のドレインに接続されており、このトランジスタQ5のソースは前記電源ライン23に接続され、ゲートには予め定める基準電圧Vb1が印加されている。

【0045】前記接続点24からの出力電圧Vo1はまた、フィードバック電流発生回路32に入力され、N型のトランジスタQ7のゲートに入力される。このトランジスタQ6を介して前記電源ライン23に接続される。トランジスタQ6のゲートには予め定める基準電圧Vb3が印加されており、したがって、該トランジスタQ6を流れるバイアス電流I6は前記基準電圧Vb3によって規定された一定値となる。

【0046】前記トランジスタQ7のドレインは、P型のトランジスタQ8を介して電源ライン22に接続されている。このトランジスタQ8と対を成すトランジスタQ9が設けられており、これらトランジスタQ8,Q9はカレントミラー回路を構成し、トランジスタQ9は前記トランジスタQ7に流れる電流に対応したフィードバック電流IFを前記トランジスタQ1とトランジスタQ5との接続点25に正帰還する。

[0047] 残余の基本回路C2~Cnも前記基本回路C1と同様に構成されており、各基本回路C1~Cnにおける接続点25は接線CM1によって相互に同電位に保たれている。また、トランジスタQ7とトランジスタQ6との接続点26は、接線CM2によって各基本回路Cj間で相互に同電位に保持される。

【0048】本発明の最大入力検出回路21では、上述のような入力チャネル数nに対応した数の基本回路C1~Cnとともに、これらの基本回路C1~Cnに共通に、前配トランジスタQ6のパイアス電流I6を供給するためのN型のトランジスタQ10が設けられている。このトランジスタQ10のゲートおよびドレインは前記ハイレベルVddの電源ライン22に接続され、ソースはトランジスタQ6のドレイン、すなわち接線CM2に接続されている。各トランジスタQ1~Q10は、飽和

11

領域で動作する。

【0049】上述のように構成された最大入力検出回路 21において、まず検出部31の動作を詳述する。各ト ランジスタQ5を流れるパイアス電流I5は基準電圧V b1によって前述のように規定されており、したがって 各トランジスタQ1は、各トランジスタQ5が接線CM 1で並列接続されていることから、各トランジスタQ9 からのすべてのフィードパック電流 I Fと、各トランジ スタQ5を流れる電流I5の総和n・I5とに対応した Vijとの差に対応した電流I1を通過させる。

【0050】これによって、電流 I3が流れるトランジ スタQ3のインピーダンスと、前記基準電圧Vb2によ って規定される電流 I 4が流れるトランジスタQ4のイ ンピーダンスとの差に対応した電圧が、接続点24から 出力電圧Vo亅として出力されるとともに、トランジス タQ7のゲートに入力される。また、これによってトラ ンジスタQ7は、相互に並列接続されている各トランジ スタQ6において前記パイアス電圧Vb3によって規定 10を流れる電流 I10とに対応した該トランジスタQ 7のソース電圧と、入力される前記出力電圧Vo」との 差に対応した電流I7をトランジスタQ8から引込み、 トランジスタQ9を介して前記接続点25にフィードバ ック電流IFとして正帰還する。

【0051】すなわち、前記図5で示すように、出力電 圧Vojは、電流I1が、電流Ia以下であるときには Vdd/3以下のローレベルとなり、前記電流Iaより 大きく電流 I b未満であるときには該電流 I 1 に対応し TVdd/3~2·Vdd/3の範囲で変化し、電流 I \* 30

 $IF = r(9, 8) \cdot n \cdot I6 \cdot \{k / (k + r(10, 7))\}$ 

となる。ただし、kは相互にほぼレベルの等しい最大入 カのチャネル数であり、r(9,8)はカレントミラー回路 を構成するトランジスタQ9とトランジスタQ8とのゲ ート幅/ゲート長の比であり、r(10,7)はトランジスタ Q10とトランジスタQ7とのゲート幅/ゲート長の比 である。

【0055】したがって、常に充分なフィードパック電 流 I F を確保するためには、前記式3で示すように、出 力電圧Vojがローレベルとなるn-kチャネル分のバ※40

 $r(9, 8) \cdot n \cdot 16 \cdot \{2 / (2 + r(10, 7))\} > (n-2) \cdot 15 \cdots (5)$ 

が得られ、したがって、

 $r(9, 8) \cdot I6 \cdot \{2/(2+r(10,7))\} > I5$ ... (6)

を満足していれば、全入力チャネル数nがn≥2に対し て、前記式5を満足してIF>IFaとすることができ る。この式6を満足するように前記各パラメータ I5, I6, r(9,8), r(10,7)を設定することによって、充 分なフィードパック電流IFを得ることができ、前記図 6 (b) で示すように判定レンジをシフトして、分解能 を向上することができる。

\*b以上であるときには2・Vdd/3以上のハイレベル となる。

12

【0052】ここで、前記電流Ia, Ibは、前記基準 電圧Vb2によって定められるトランジスタQ4を流れ る参照用のパイアス電流をI4とし、トランジスタQ 2. Q3のゲート幅/ゲート長の比をr(2,3)とすると き、それぞれ r (2, 3)・ I 4 - Δ I a, r (2, 3)・ I 4 **+ΔIbで表すことができる。** 

【0053】また、フィードパック電流発生回路32 値となる該トランジスタQ1のソース電圧と、入力電圧 10 は、前述のように前記出力電圧Voiが接線CM2の電 圧にMOSFETの導通に要する閾値電圧V t h を加算 した電圧よりも高くなる程、前記接続点25に大きなフ ィードパック電流 IFを正帰還する。したがって、出力 電圧Vojが高くなる程、トランジスタQ1を流れる電 流 I 1、すなわちトランジスタQ3を流れる電流 I 3が 減少し、出力電圧Vojが接線CM2の電圧に前記閾値 電圧Vthを加算した電圧よりも低くなると、トランジ スタQ7はOFFとなって、トランジスタQ6の前記パ イアス電流I6はトランジスタQ10から供給される。 される電流I6の総和n・I6と、前記トランジスタQ20 このような動作が、入力電圧V1I1の小さいチャネルの 基本回路から行われ、前記判定レンジが最大入力付近に シフトして、最終的に最大入力の基本回路のみが出力電 圧Voj にハイレベルを出力し、最大値の選択が行われ

> 【0054】本発明ではさらに、パイアス電流 16を供 給するトランジスタQ10を、各基本回路C1~Cnに 対して共通に単一個だけ設けている。したがって、必要 となるパイアス電流n・I6のうち、トランジスタQ1 0を流れる電流 I 10は入力チャネル数 n に無関係とな り、フィードパック電流 IFは、前記式2から、

> > ... (4)

※イアス電流 I 5を供給するための電流を I F a とすると き、IF>IFaとなることが必要である。ところが、 フィードパック電流IFaは前記式3からチャネル数k の増加に対して減少する関数であり、フィードバック電 流IFは前記式4からチャネル数kの増加に対して増加 する関数である。したがって、k=2においてIF>I Faとなっていればよい。そこで前記式4にk=2を代 入して、

【0056】たとえば、具体的には、I5:I6=2: 1とし、r(9,8)=4とすると、前記式6からr(10,7) <2を求めることができる。これらの各条件を満足する ように、前記各トランジスタQ1~Q10および基準電 **圧Vb1、Vb2、Vb3を発生させるための基準電圧** 源などを設計すればよい。

【0057】このように本発明では、各基本回路CJの 50

トランジスタQ6のパイアス電流 I6を供給するためのパイパス用のトランジスタQ10を、各基本回路CJに共通に単一個だけ設け、かつ各トランジスタQ1~Q10の構造などを上述の条件を満足するように設定するので、フィードパック電流 IFの基になる電流 I6は、前記第1のトランジスタQ1のための基準電圧を発生させるために必要となる電流 I5を充分に満足することになる。

【0058】したがって、最大入力チャネル数kが小さくても、判定レンジをシフトすることができる充分なフ 10 ィードバック電流 I Fを得ることができ、大小判定の分解能を向上することができる。また、全入力チャネル数 n の変化に対しても、トランジスタQ10の設計を変更する必要が無く、高い汎用性を得ることができるとともに、既存の設計ルールで対応することができる。

【0059】また、各入力チャネル」毎に、第1段目の基本回路の出力を第2段目の基本回路の入力に与え、さらに第2段目の基本回路の出力を第3段目の基本回路の入力に与えるというように、基本回路を多段に設けておくと、小信号に対する増幅率は、その段数のべき乗、す 20 なわちたとえば3段構成であるときには、1段当りの増幅率をAとすると、A3 で向上し、分解能を向上することができる。

【0060】ところが上述の最大入力検出回路21では、特定の入力条件では出力が正確に大小の判定結果を表すことができないことがある。すなわち、最大入力が相互に近接したレベルで多数存在する場合には、正確にはそれら最大入力のすべてに対応する出力電圧がハイレベルとなるべきであるのに対して、最大入力チャネル数kが増加するに従って、出力電圧がハイレベル、たとえ 30 ば3 Vから徐々に低下してゆくという問題がある。このような問題は、前述のように各基本回路Cjを多段接続した構成であっても解決することができない。

【0061】本発明の他の実施例について、図2に基づいて説明すれば、以下のとおりである。

【0062】図2は、上述のような問題点を解決することができる本発明の他の実施例の最大入力検出回路41 の電気回路図である。この図2において、前述の図1の\* \*構成に類似し、対応する部分には同一の参照符号を付し、その説明を省略する。注目すべきはこの実施例では、各基本回路Cjの後段に、それぞれ各基本回路Cjの出力電圧Vojが、後述するように共通に定められる基準電圧より高いかまたは低いかをレベル弁別して、その判定結果に従うハイレベルまたはローレベルのいずれかの出力電圧Vajを出力する判定回路Djがそれぞれ設けられていることである。

14

【0063】各判定回路Djは、トランジスタQ11~Q15を有し、前記トランジスタQ1~Q5から成る検出部31と同様に構成されている。前段の基本回路Cjからの出力電圧VojはトランジスタQ11のゲートに入力され、またトランジスタQ13,Q14の接続点44からは判定結果を表す前記出力電圧Vajが出力される。

[0064]トランジスタQ11とトランジスタQ15との接続点45は、各判定回路Dj間で接線CM11によって相互に接続されており、各トランジスタQ11には前記共通の基準電圧が与えられる。また、トランジスタQ15のゲートには予め定める基準電圧Vb11が印加されており、これによって該トランジスタQ15を流れるパイアス電流I15が規定される。同様に、トランジスタQ14のゲートには予め定める基準電圧Vb12が印加されており、これによって該トランジスタQ14を流れるパイアス電流I14が規定される。

【0065】したがって、この判定回路Djは、前記基本回路Cjにおけるフィードバック電流発生回路32を削除した、フィードバックを行わない最大入力検出回路と考えることができる。

【0066】上述のように構成された最大入力検出回路41において、最大入力であるチャネル数をkとし、その最大入力に対応した基本回路の出力電圧をVoとし、残余のn-kチャネルの入力および出力をローレベルの0Vとすると、電流保存の法則から、接線CM2から各トランジスタQ6へ流込む電流の総和n・I6は、該接線CM2にトランジスタQ10から流込む電流I10と、各トランジスタQ7から流込む電流I7の総和とに等しい、すなわち、

 $n \cdot I = Kr \cdot (Vdd - Vcm2 - Vth1)^{2} + k \cdot Kf \cdot (Vo - Vcm2 - Vth1)^{2} = r(10,7) \cdot Kf \cdot (Vdd - Vcm2 - Vth1)^{2} + k \cdot Kf \cdot (Vo - Vcm2 - Vth1)^{2} \cdots (7)$ 

で表すことができる。ただし、Kr, Kfは、それぞれトランジスタQ10、Q7の形状によって決定される定数であり、 $Kr=r(10,7)\cdot Kf$ である。また、Vcm2は接線CM2の電圧であり、Vth1はこれらトランジスタQ10,Q7が導通することができるゲートーソース間の関値電圧である。

【0067】一方、前記式7における電流I7の総和の項にトランジスタQ9とトランジスタQ8とのゲート幅/ゲート長の比であるr(9,8)を乗算した値は、前記式3で示すフィードバック電流IFaにほぼ等しく、したがって、

 $r (9, 8) \cdot k \cdot K f \cdot (Vo - Vcm2 - Vth1)^{2} = (n-k) \cdot I 5$ 

15

が求められる。したがって、前記式7およびこの式8か\* \*ら、

$$r (9, 8) \cdot \{n \cdot I 6 - r (10,7) \cdot K f \cdot (V d d - V c m 2 - V t h 1)^{2} \}$$
  
=  $(n-k) \cdot I 5$ 

ゆえに、

$$n \cdot I \cdot 6 - r(10,7) \cdot K \cdot f \cdot (V \cdot d \cdot d - V \cdot c \cdot m \cdot 2 - V \cdot b \cdot 1)^{2}$$
  
=  $(n-k) \cdot I \cdot 5 / r(9, 8)$ 

ゆえに、

$$V c m 2 + V t h 1 = V d d$$
  
- {  $(n \cdot I 6 - (n - k) \cdot I 5 / r (9, 8)) / (r (10,7) \cdot K f) } ^{1/2}$   
... (9)

が求められる。また前記式8から、

$$Vo - Vcm2 - Vth1$$
  
= {  $(n-k) \cdot I5 / (r(9, 8) \cdot k \cdot Kf)$  }  $^{1/2}$  ... (10)

であり、したがって、式9および式10から、

$$Vo = Vdd + \{ (n-k) \cdot I \frac{5}{r} (r(9, 8) \cdot k \cdot Kf) \}^{1/2} - \{ (n \cdot I 6 - (n-k) \cdot I \frac{5}{r} (9, 8)) / (r(10,7) \cdot Kf) \}^{1/2} \cdots (11)$$

となる。

【0068】したがって、この式11において第2項お に減少する関数であり、各基本回路C」からの出力電圧 Vojは最大入力チャネル数kの増加に伴って低下して ゆくことが理解される。

【0069】これに対して、各判定回路Djにおいて出 力電圧Vajがハイレベルとなる条件は、トランジスタ Q11への入力電圧Viが、接続点44の電圧が前記第 5 図から2・Vdd/3より大きくなるような電流 I 1 ※ ※1を該トランジスタQ11が通過させることのできる電 圧以上となることである。

16

よび第3項は最大入力チャネル数kの増加に対して単調 20  $\{0070\}$ 一方、トランジスタ $\{011\}$ を流れる電流 $\{11\}$ 11は、K1を該トランジスタQ11の形状によって決 定される定数とし、Viを前段の各基本回路Ciからの 入力電圧とし、Vcm11を接線CM11の電圧とし、 Vthnを該トランジスタQ11が導通することのでき るゲートーソース間の閾値電圧とするとき、前記式1を 参照して、

$$I 1 1 = K 1 \cdot (V i - V c m 1 1 - V t h n)^{2} \cdots (1 2)$$

で表される。

ランジスタQ11とのゲート幅/ゲート長の比とし、V b11をトランジスタQ15のゲートに印加される基準★

★電圧とし、Vthnを該トランジスタQ15が導通する 【0071】また、r(5,1)をトランジスタQ15とト 30 ためのゲート-ソース間の閾値電圧とするとき、トラン ジスタQ15を流れるパイアス電流 I15は、

$$I 15 = r(5, 1) \cdot K1 \cdot (Vb11 - Vthn)^{2} \cdots (13)$$

で表される。

☆トランジスタQ15が飽和領域にあるためには、前記式

【0072】ここで、パイアス電流Ⅰ15を通過させる☆ 13から、

$$V c m 1 1 \ge V b 1 1 - V t h n = \{I 1 5 / (r (5, 1) \cdot K 1)\}^{1/2}$$
... (14)

となる必要がある。したがって前記式12から、

$$Vi = (I11/K1)^{1/2} + Vcm11 + Vthn$$

$$\geq (I11/K1)^{1/2} + \{I15/(r(5, 1) \cdot K1)\}^{1/2}$$
+ Vthn ... (15)

が得られる。

◆ハイレベルとなる条件は、前記図5から、I112≥r 【0073】また、各判定回路Djの出力電圧Vajが◆ (2, 3)  $\cdot$  I 1 4 +  $\Delta$  I b  $\vec{v}$  a b,  $\vec{v}$  b,  $\vec{v}$  b,  $\vec{v}$ 

$$V i \ge \{ (r(2, 3) \cdot I 14 + \Delta I b) / K1 \}^{1/2} + \{ I 15 / (r(5, 1) \cdot K1) \}^{1/2} + V t h n \cdots (16) \}^{1/2}$$

の条件を求めることができる。ただし、r(2, 3)はトラ ンジスタQ12とトランジスタQ13とのゲート幅/ゲ ート長の比であり、 I 1 4 は基準電圧 V b 1 2 によって 決定されるトランジスタQ14を流れるパイアス電流で ある。

【0074】したがって、最大入力チャネル数kが増加 して前段の基本回路Cjからの出力電圧Vojのレベル が低下しても、その出力電圧Vo」が前記式16を満足 していると、判定回路Djからの出力電圧Vajをハイ 50 レベルにすることができる。

h n = 0. 7 V, I 5 : I 4 : I 6 = 2 : 2 : 1, r

【0075】具体的には、たとえばVdd=3V、Vt \*=1/20、I5/K1=1/10および△Ib/K1 =1/80とすると、前記式11から、

★【0078】ここで、前記式16に前記各パラメータを

18

(2, 3) = 1, r(5, 1) = 1, r(9, 8) = 4, I 6 / K f \*

Voj=3+ { 
$$(n-k) \cdot 2 / (4 \cdot 20 \cdot k)$$
 }  $^{1/2}$   
- {  $(n/20 - (n-k) \cdot 2 / (4 \cdot 20)) / r(10,7)$ }  $^{1/2}$   
=3+ {  $(n-k) / (40 \cdot k)$  }  $^{1/2}$   
- {  $(n+k) / (40 \cdot r(10,7))$  }  $^{1/2}$ 

※に、たとえばr(10,7)=1/2とすると、 となる。さらに、前述のような各パラメータを前記式6 に代入して得られる条件 r (10,7) < 2 を満足するよう※

 $V \circ j = 3 + \{ (n-k) / (40 \cdot k) \}^{1/2} \{ (n+k) / 20 \}^{1/2}$ 

代入すると、

が得られる。

【0076】したがって、たとえば全入力チャネル数 n =64とすると、

Vo  $j = 3 + \{ (64 - k) / (40 \cdot k) \}^{1/2} - \{ (64 - k) / (40$ +k)/20} $^{1/2}$ 

となり、最大入力チャネル数kを変化させた場合の各基 本回路Cjの出力電圧Vojは、表1のようになる。

[0077]

【表1】

k	V o			
1	2.45			
2	2.06			
1 0	1.45			
1 2	1.38			
1 3	1.34			
1 4.	1. 33			
2 0	1.18			
3 0	1.00			
6 4	0.47			

20

30

 $Vi \ge (1/10+1/80)^{1/2} + (1/10)^{1/2} + 0.7$ = 0.335+0.316+0.7=1.351 (V)

となる。

【0079】したがって、前述のように設定した各パラ メータでは、前記表1から、最大入力チャネル数kが1 2以下であれば、最大入力に対応したチャネルの出力電 圧Vajを、ハイレベルに保持することが可能となる。 は、前記n=64に対して、k=10程度となることが 知られており、したがってこのように全入力チャネル数 nと予想される最大入力チャネル数kとに対応して、各 判定回路Djからハイレベルの判定結果を出力可能とす るように各パラメータを設定することによって、正確な 判定結果を出力することができる。

【0080】この点、前述のように基本回路C」を各入 カチャネル毎に多段に接続しても、前記表1で示すよう に最大入力チャネル数kが大きくなる程、出力電圧Vo

る2V以上とならず、ハイレベルとローレベルとの中間 的な値になるのに対して、本発明の最大入力検出回路4 1では、上述のようにしてこのような不具合を解消する ことができる。

【0081】また、前記各基本回路Cjを多段に接続す また、一般に、画像処理などにおける最大入力判定で 40 る場合に比べて、本発明では、1段当り、トランジスタ Q6~Q9の4個に、全入力チャネル数nを乗算し、ト ランジスタQ10の1個をプラスした4n+1個だけ削 減することができ、回路構成を簡略化することができる とともに、電力消費を低減することができる。

> 【0082】本発明のさらに他の実施例について、図3 に基づいて説明すれば以下のとおりである。

【0083】図3は、本発明のさらに他の実施例の最小 入力検出回路51の電気回路図である。この最小入力検 出回路51は前述の最大入力検出回路41に類似した構 は低下してゆき、ハイレベルである2・Vdd/3であ 50 成を有しており、ただしトランジスタの導電形式はすべ て逆極性となっている。

【0084】すなわち、最大入力検出回路41においてN型のMOSFETから成るトランジスタQ1,Q4,Q5,Q6,Q7,Q10,Q11,Q14,Q15が、それぞれこの最小入力検出回路51ではP型のMOSFETによって構成され、したがってこの最小入力検出回路51では、前配最大入力検出回路41における対応するトランジスタの参照符号に添字aを付して示す。また同様に、最大入力検出回路41におけるP型のMOSFETから成るトランジスタQ2,Q3,Q8,Q9,Q12,Q13は、この最小入力検出回路51ではN型のMOSFETから成り、同一の参照符号に添字aを付して示す。その他、対応する部分には、同一の参照符号を形符号または添字aを付した参照符号を付して示す。

#### [0086]

【発明の効果】請求項1の発明に係る入力判定回路は、以上のように、複数チャネルのアナログ入力信号から、アナログ/デジタル変換器を用いることのない簡便な構成で、最大値または最小値であるチャネルを直接判定するようにした入力判定回路において、各入力チャネル毎30に、入力電圧を、該入力電圧に対応して定められる基準電圧と比較して大小判定を行う基本回路に、該基本回路の判定レンジをシフトするためのフィードバック電流発生回路を設けるとともに、たとえば該入力判定回路が最大値検出のための回路であるときには、入力電圧がハイレベルとなる程、前記フィードバック電流を大きくする第7のトランジスタに対応して、入力電圧が小さいときにこの第7のトランジスタをバイパスして第6のトランジスタにバイアス電流を供給する第10のトランジスタを各基本回路に共通に設ける。40

【0087】それゆえ、最大値付近の入力チャネル数が 少なくても、前記第7のトランジスタを流れる電流によって発生されるフィードパック電流を充分得ることがで き、大小判定のための判定レンジを入力電圧に対応して シフトして、複数の入力電圧から最大値または最小値を 正確に判定することができる。

【0088】また、請求項2の発明に係る入力判定回路は、以上のように、フィードバック電流発生回路を備える各基本回路の後段に、該基本回路に前記フィードバック電流発生回路を設けていない構成で実現される判定回路をそれぞれ設ける。

#### 【図面の簡単な説明】

【図1】本発明の一実施例の最大入力検出回路の電気回路図である。

【図2】本発明の他の実施例の最大入力検出回路の電気回路図である。

【図3】本発明のさらに他の実施例の最大入力検出回路 の電気回路図である。

【図4】典型的な従来技術の最大入力検出回路の電気回路図である。

【図5】前記各最大入力検出回路における基本回路の動作を説明するためのグラフである。

【図 6】 前記基本回路によって発生する問題点およびそれを解決することができるフィードバック電流発生回路の動作を説明するためのグラフである。


【図7】他の従来技術の最大入力検出回路の電気回路図である。


#### 30 【符号の説明】

- 21 最大入力検出回路
- 22 電源ライン
- 23 電源ライン
- 31 検出部
- 32 フィードパック電流発生回路
- 41 最大入力検出回路
- 51 最小入力検出回路
- Cj 基本回路
- Caj 基本回路
- 40 Dj 判定回路
  - Daj 判定回路
  - Q1~15 トランジスタ
  - Q1a~Q15a トランジスタ


[図1]














【図7】




【図4】









フロントページの続き

### (72)発明者 松井 裕文

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.